Компилятор GCC получил новый патч под названием «znver6», который, по сути, добавляет поддержку архитектуры Zen 6 от AMD следующего поколения.
Патч также раскрывает исходную архитектуру набора команд (Instruction Set Architecture, ISA) для ядра Zen 6, которая включает в себя:
- AVX512_FP16
- AVX_NE_CONVERT
- AVX_IFMA
- AVX_VNNI_INT8
Хотя AMD уже предлагает поддержку AVX512 в существующих архитектурах Zen, AVX-512 FP16 ещё больше расширит возможности будущих архитектур Zen. Архитектура также будет поддерживать VNNI INT8 в рамках новой системы команд.
В другом посте @InstLatX64 также обнаружил новый идентификатор процессора Zen 6 — B80F00, который должен указывать на одно из нескольких семейств Zen 6. В настоящее время ожидается, что Zen 6 будет представлен в линейке серверов Venice в двух вариантах, Classic и Dense. Чипы Venice Classic имеют артикулы SP7 «B50F00» и SP8 «B90F00». Плотные чипы Venice имеют артикулы SP7 «BC0F00» и SP8 «BA0F00».
В классической линейке будет до 12 ядер на CCX, а в плотной — 32 ядра на CCX. В линейке Venice будет максимум 256 ядер, то есть 8 CCX, и каждый CCX будет иметь 128 МБ памяти в плотной линейке, так что получится до 1024 МБ кэш-памяти третьего уровня.
Кроме того, существует как минимум четыре семейства клиентских процессоров с архитектурой Zen 6. К ним относятся высокопроизводительные процессоры AM5 «Olympic Ridge» с 24 ядрами и 48 потоками (12 ядер и 48 МБ L3 на CCX), Gator Range, Medusa Point и Medusa Halo. Все семейства с архитектурой MCM будут использовать техпроцесс TSMC N2P, а в монолитных предложениях в рамках линеек APU Medusa Point и Gator Range, как ожидается, будут использоваться техпроцессы TSMC N3P/N3C.
Процессоры Zen 6 будут представлены в следующем году, на выставке CES 2026.
